泰克技术公司最近推出了最新的TekExpress DDR5发送器解决方案，该解决方案提高了自动化程度，工程师可以使用用户定义的采集和DDR5去嵌入技术以及串行数据链路分析（SDLA）技术来克服各种DFE分析挑战，并充满信心地高效地验证和调试DDR5设计。从增强现实和人工智能到云计算和物联网，5G正在推动各种新兴技术的快速增长。人们对更高容量，更快速度，更低能耗，更小尺寸嵌入式存储器和计算机内存的需求随着不断的改进，DDRSRAM继续响应市场需求，并且技术升级不断涌现，这使得DDR5变得比以往任何时候都更加重要。 DDR5内存时代即将来临，它具有更高的频率，更低的功耗和更快的速度。从入门级的4800MHz到5200 / 5600MHz的速度，计算机和消费产品市场将在未来两年内从DDR4逐渐过渡到DDR5。快速访问大量存储的数据意味着复杂的设计正在挑战信号完整性的极限，并且需要更高性能的测量技术来完成一致性测试，调试和验证。 TekExpress DDR5发送器解决方案是系统级的自动测试应用程序，它使用户能够快速，经济，可靠地验证和调试DDR5设计，以满足JEDEC指定的50多种电接口和时序测量要求。 DDR4内容的DFE分析仍然是绝对的主流，但是DDR5已完成了规范开发。在存在符号间干扰（ISI）的情况下测试DDR5设计时，即使是针对DDR3 / 4的最佳调试工具也不够。泰克DDR5系统级一致性测试软件提供了多种自动化工具来克服下一代DDR所面临的各种挑战，其中包括：Rx DFE均衡支持，DDR5业务中写入数据的眼图测量； Ÿ自动测量JEDEC指定的50多个DDR5电接口和时序参数； Ÿ多种新算法，读突发和写突发之间始终如一且可靠的区分； Ÿ全新的一致性测试应用程序体系结构，可提高自动化程度并缩短测试时间。帮助将设计更快地推向市场。调试和验证TekExpress DDR5发送器解决方案将控制能力交还给工程师。它具有用户定义的采集模式，可以定制示波器设置，包括采样率，记录长度，带宽等，以运行DDR5 JEDEC一致性测试。泰克独立式DDR5 DFE应用程序可以整体控制DFE增益和4抽头值。工程师可以运行内部测试计划，执行与测量相关的仿真，微调仿真模型，并通过更改4抽头值和增益值进行假设分析。当SDLA取消嵌入DDR5设计时，验证S参数通常是工程师最关心的问题。通过改进被动验证，端口分配和绘图功能，串行数据链路分析（SDLA）技术增强了对S参数文件的验证，提高了灵活性，增加了对去嵌入过程的信心，并节省了时间。其他调试软件工具要求用户在完成整个过程后才能获得结果，但是TekExpress DDR5发送器解决方案有所不同，用户可以提前发现问题，更高效地调试和优化设计。 Tektronix的TekExpress DDR5发送器解决方案现已在全球范围内可用。