比利时独立半导体高科技研究所imec举行了公司年度研究介绍活动“ imec Technology Forum（Japan）”。每年在东京。由于这一流行病，它将在今年在线举行。 imec首席执行官兼总裁LucVandenhove作了主题演讲，并概述了该公司的研究。该公司与ASML密切合作，共同开发了下一代高分辨率EUV光刻技术，即HighNAEUV。他强调说，通过将光刻技术投入实际使用，摩尔定律不会终止，并且该工艺将继续改进到1nm或更小。包括日本半导体公司在内的许多半导体公司已经退出了工艺小型化，称“摩尔定律已经结束”。或“高成本和无用”，但imec从未放弃过它！为了延长摩尔定律的寿命，一直持续到最后，它已成为世界上最先进的微型化研究机构。对于超小型化必不可少的EUV光刻技术，尽管日本光刻设备制造商已退出开发阶段，但由于我们公司的幸运，我们一直与ASML合作开发该技术。至于超大规模必不可少的EUV光刻技术，虽然日本光刻设备制造商已退出研发，但imec和ASML迄今为止一直在研发方面合作，押注自己的公司命运并不断前进。现在用于1nm的光刻设备终于实现了！ imec发布了超过1nm逻辑器件的路线图。 imec提出了在ITFJapan2020上减少3nm，2nm，1.5nm和1nm以上逻辑器件小型化的路线图。在imec逻辑器件小型化的路线图中，以技术节点名称命名的PP是多晶硅布线间距（nm），MP是精细金属布线间距（nm）。应该注意的是，过去的技术节点是指最小处理尺寸或门长度，但是现在它仅仅是“标签”标记。而不是指某个位置的物理长度。此处显示的结构和材料（例如BPR，CFET和使用2D材料的通道）已单独发布。 EUV的高NA对进一步小型化至关重要。根据台积电和三星电子的说法，从7nm工艺开始，一些工艺引入了NA（NumericalAperture）= 0.33的EUV光刻设备，并且通过减小波长实现了5nm工艺。对于超过2nm的超精细工艺，需要更高的分辨率和更高的光刻设备。 ASML已完成HIGHNAEUV光刻设备NXE：5000系列的基本设计，但计划在2022年左右使其商业化。由于使用的光学系统非常大，因此这台下一代机器非常高，基本上可以达到常规清洁设备的上限。房间。 ASML一直与imec密切合作以开发光刻技术，但是对于使用HighNAEUV光刻设备的光刻工艺的开发，“ imec-asmlhighnaEUVLAB”被称为“ IMEC-asmlhighnaEUVLAB”。位于imec校园。在那里将进行联合开发，还将与材料供应商一起开发掩膜和抗蚀剂。最后，LucVandenhove说：“使逻辑器件工艺小型化的目的是减少功耗，提高性能（电气性能）并减小芯片面积，通常称为PPAC。降低成本：当小型化发展到3nm以下，2nm，1.5nm甚至1nm以下时，除了这四个因素外，还应充分考虑环境因素。他说，他愿意继续改进这些程序。逻辑器件技术的小型化的目的是减少功耗，提高性能，减小面积并降低成本，这通常被称为PPAC。除了这四个目标之外，随着小型化到3纳米，2纳米和1.5纳米，甚至超越1纳米到1纳米的发展，我们将努力实现环境友好和可持续的发展。