作为PCB设计工程师，非常有必要，甚至有必要具备一些高速知识。就信号而言，通常在各种并行总线和串行总线中都可以找到高速信号。只有知道总线是什么，才能知道总线的运行速度，然后才能开始接线。总线总线是用于两个或多个设备之间通信的共享物理路径。它是信号线的集合，是多个组件之间的公共连接。它用于在每个组件之间传输信息。根据工作方式的不同，总线可以分为两种：一种是并行总线，另一种是串行总线。并行总线可以同时传输多个数据位，这就像一条宽阔的道路，允许多辆汽车并排行驶，并且还具有双向和单向点。串行总线只能同时传输一个数据。就像一条狭窄的道路，只允许一辆车走路。数据必须一个接一个地发送，看起来像一个长数据串，因此被称为“串行”。并行传输的最佳示例是存储芯片DDR。它具有一组数据线D0-D7，以及DQS，DQM。这组线路一起传输。无论哪一位有错误，数据都不会正确传输。仅重新传输。因此，数据电缆的每条电缆必须具有相等的长度，并且必须缠绕数次。串行数据是不同的。数据是逐位传输的，位之间没有连接。该位没有错误，下一位不能被发送。并行数据是一组数据，其中一位错误，因此整个数据集将不起作用。接线要求并行总线接线要求（1）建议总线最好是内部接线，并且应尽可能增加其与其他接线之间的距离。 （2）除特殊要求外，单线设计阻抗保证为50欧姆，差分设计阻抗保证为100欧姆。 （3）建议同一组总线保持相同的布线长度，并与时钟线保持一定的时序关系，并参考时序分析的强大结果来控制布线长度。 （5）上升时间小于1ns的总线需要完整的参考平面，并且不得穿过分隔线。 （6）建议低地址总线参考时钟接线要求。 （7）蛇形绕组线的间距应不少于线宽的3倍。高速串行总线的布线需要频率高于100Mbps的串行总线。在布线设计中，除了遵循并行总线的常见串扰控制和布线规则外，还需要考虑一些其他要求：（1）需要考虑高速串行总线布线损耗决定了线宽和线长度。 （2）一般情况下，建议线宽不小于5mil，且配线应尽可能短。 （3）除扇出通孔外，不应打孔高速串行总线以更改层数。 （4）当串行总线中涉及的插入引脚的速率为3.125Gbps或更高时，应优化抗焊盘以减少阻抗不连续的影响。 （5）建议在更改高速串行总线接线的层时，选择通孔短线最小的接线层。对于发送到连接器的信号，当布线空间有限时，优先将带有短通孔短线的布线层分配给发送端。 （6）建议当速率达到3.125Gbps或更高时，在信号通孔旁边钻一个接地孔，并且还应对AC耦合电容器进行防垫处理。 （7）如果对高速信号通孔进行了反向钻孔，则在缩小流量瓶颈后，有必要考虑电源接地平面流量减小和滤波器环路电感增大的影响。 （8）高速信号避开了平面层的分割线，信号线的边缘与分割线的边缘之间的水平距离被保证为3W。 （9）双向的高速信号不能交叉和路由。本文转载自：张功之声明：本文为转载文章，转载本文旨在传达更多信息。版权属于原始作者。如果涉及侵权，请在后台与编辑联系以进行处理。